高速PCB设计之阻抗计算
PART.1 材料分析/派兹互连
▲铜箔
√ PCB上带有电气属性的铜材；
√ 主要作用：形成导体线路，传输信号；
√ 主要特点：
• 一定温度与压力作用下，与半固化片结合；
• 常用厚度有0.33oz(12um)、0.5oz、1oz、2oz、3oz和4oz
√ 存放环境：
• 恒温、恒湿
√ 分类：
• 按照加工工艺分为压延铜箔、电解铜箔两种；
• 电解铜箔主要用于刚性板，压延铜箔主要用于挠性板；
• 电解铜箔的特点: 双面粗糙度不同,较粗的一面处理后可以和树脂产生较强的结合力。
▲半固化片
√ 又称为PP，处于固态与液态之间，没有铜箔覆盖，层压时厚度会变化；
√ 主要作用：
• 多层板内层板间的粘结、调节板厚；
√ 主要特点：
• 一定温度与压力作用下，树脂流动并发生固化，不同的型号，其固化厚度不一致，以用来调节不同板厚
√ 存放环境：
• 恒温(21+/-2℃)、恒湿(55+/-8%)
▲芯板
√ 基板又称覆铜板（也称芯板或Core），它是通过半固化片在高温高压下与铜箔粘结在一起制成的不同规格厚度的印刷电路板的原材料。
√ 主要作用：
• PCB的主要承载体；
√ 主要特点：
• 固定型号厚度固定，层压时厚度不会变化
√ 主要参数：
• Tg值（材料的玻璃转化点温度），分为：普通TG(≤140℃)，中TG(150℃), 高TG(≥170℃)；
• Td值或T260、T288 （材料的热分解温度）；（“无铅”兼容考虑）
• Er值与Tanδ （Dk与Df）（介质损耗与介质损耗角正切） ；
• 卤素含量（是否为无卤素材料） ；
• 其他考虑因素：CAF（阳极导电丝）、IST 、Q1000 、UL等级（阻燃）、CTI（漏电起痕指数） 、吸水性等。
PART.2 层厚设计思路 /派兹互连
板材规格参数表
选择原则
√ 半固化片使用顺序7628→2116 →3313 →1080 →106
√ 次外层至少有一张7628或2116或3313，不允许只有一张1080或106
√ 常规板的层间半固化片≤3张
六层板叠层示例
PART.3 阻抗计算案例/派兹互连
叠层、阻抗计算需要条件
√ 板厚：1.0mm、1.2mm、1.6mm、、、
√ 层数：信号层数、电源层数
√ 基板材料：IT180A、S1141、TU872、M4、M6、Rogers R4350B、、、
√ 阻抗值：50、90、100、、、
√ 阻抗公差：+/-5%、+/-10%
√ 铜厚：0.5oz、1oz、2oz
√ 表面工艺：HASL、ENIG、OSP、、、
√ 检验标准：IPC II、 IPC III、 GJB 362B、QJ-831B
阻抗计算案例
√ 板厚：1.6mm，公差±10%
√ 层数：8层板，内层2个信号层，3层GND，1层电源
√ 基板材料：IT180A
√ 阻抗值：单端50欧，差分90欧、100欧
√ 阻抗公差：+/-10%
√ 铜厚：表层基铜HOZ，内层基铜1OZ
√ 表面工艺：沉金
√ 检验标准：IPCII
八层板叠层参数示例
阻抗线宽计算示例
以Allegro叠层阻抗计算工具为例，根据前文所述，确定单板的层数和叠层顺序。
-
在Cross Section中添加好叠层，设置好各层属性
-
将层厚数据分别填入Thickness列
-
介电常数数值分别填入Dielectric列
其中两个外层由于与空气接触，要计算出其有效介电常数，铜箔层需输入与介质相同的介电常数
√ 50欧单端线线宽计算：
-
勾选右下角的Show Single Impedance
-
在Width栏对应走线层处输入线宽，Impedance自动计算出阻抗值
-
若阻抗值偏高，可调整Width的线宽增大，反之则减小
-
若目标线宽太宽或太细，可根据板材的规格参数选择合适厚度的材料，修改Thickness列对应的数值，再重新测算阻抗值
-
相关参数和设置参考下图：
√ 阻抗信息表格
√ 90欧、100欧差分线线宽线距计算：
1.勾选右下角的Show Diff Impedance
2,在Coupling Type列选择EDGE，Width栏对应走线层处输入线宽，Spacing列输入线间距，Impedance自动计算出阻抗值
3,若阻抗值偏高，可调整Width的线宽增大，反之则减小，也可以同时调整Spacing列数值
4,若目标线宽太宽或太细，线间距太近或太远，可根据板材的规格参数选择合适厚度的材料，修改Thickness列对应的数值，再重新测算阻抗值
5.相关参数和设置参考下图：
PART.4 常见叠层方案/派兹互连
四层板叠层设计方案
优选方案1,可用方案3
√ 方案1:此方案四层PCB的主叠层设计方案,在元件面下有一地平面,关键信号优选布TOP层;
√ 方案2:此方案有良好的屏蔽效果,但存在以下缺陷:
-
电源､地相距过远,电源平面阻抗较大；
-
电源､地平面由于元件焊盘等影响,极不完整；
-
由于参考面不完整,信号阻抗不连续；
√ 方案3:此方案同方案1类似,3588bf用于主要器件在BOTTOM布局或关键信号底层布线的情况;
六层板叠层设计方案
优选方案3,可用方案1,备用方案2､4
√ 方案1,优选布线层TOP ､L3,其次L4､ BOT, 有较多的信号层,但存在以下缺陷:
-
电源层和地线层分隔较远,没有充分耦合；
-
信号层L3和L4直接相邻,信号隔离性不好,容易发生串扰；
√ 方案2:保证了电源､地平面相邻,减少电源阻抗,但TOP､L2､L5､ BOT全部裸露在外,只有L2才有较好的参考平面;
√ 方案3,优先布线层L3,其次BOT､TOP,有如下优点:
-
电源层和地线层紧密耦合；
-
每个信号层都与平面层相邻；
-
最佳走线层L3上下有两个平面参考，可以用来传输高速信号；
该方案存在以下缺陷:
-
叠层不对称，需在L3层空余地方铺铜，降低翘曲风险
√ 方案4:极佳的布线层L3，可以用来传输高速信号和关键信号
八层板叠层设计方案
优选方案2､3，可选方案1
√ 方案1:有5个信号层，每个信号层都与平面层相邻，但有相邻布线层､层压结构不对称, 电源平面阻抗较高;
√ 方案2:无相邻布线层,有一个平面电容, 所有信号层与地平面相邻;
√ 方案3:兼顾了无相邻布线层､层压结构对称､主电源与地相邻等优点;
√ 方案4:无相邻布线层､层压结构对称,但电源平面阻抗较高;
√ 方案5:两个平面电容，但L4、L5形成相邻走线层，适用于电源性能要求较高的场合；
十层板叠层设计方案
优选方案4，可用方案1
√ 方案1:具有明显的成本优势,但相邻布线过多,平行长线难以控制;
√ 方案2:无相邻布线层,有一个平面电容, 所有信号层与平面相邻,但层压结构不对称;
√ 方案3:两个电源平面，适用于多电源单板;
√ 方案4:EMC效果极佳, 在成本要求不高､EMC指标要求较高､且必须双电源层的关键单板,建议采用此种方案；
